Quais as principais características dos processadores com arquitetura RISC?

O slideshow foi denunciado.

Uma breve abordagem sobre a arquitetura RISC.

Uma breve abordagem sobre a arquitetura RISC.

Mais Conteúdo rRelacionado

1. 1. Processadores RISC Reduced Instruction Set Computer FRANKY WEBER
2. 2. Objetivos  Especificar a era antecessora à tecnologia RISC;  Explicar o avanço da tecnologia;  Contar a história de surgimento do microprocessador e sua evolução até o RISC;  Conceituar a abordagem;  Explicar sobre o Pipelining;  Apresentar recursos, vantagens e benefícios;
3. 3. O que é RISC? RISC = Ridiculously Simple Computer Ou RISC = Reduced Intruction Set Computer
4. 4. Antes da Era RISC  Compiladores eram difíceis de se construir, especialmente para máquinas com registradores;  Os custos do software aumentavam enquanto os custos de hardware caíam;  Memória de núcleo magnético era utilizada como memória principal, uma memória lenta e cara;  Complex Instruction Set Computers (CISC);
5. 5. O avanço da tecnologia  Os compiladores foram melhorando;  Caches;  Memória de Semicondutores substituiu a memória de núcleo magnético;
6. 6. O Microprocessador  A Revolução Tecnológica em Microprocessadores;  O aumento da capacidade de desenvolvimento de microprocessadores;  A introdução do Computador com um Conjunto Reduzido de Instruções;
7. 7. A história do RISC  John Cocke em 1974: 80%  20%;  Três projetos RISC: IBM 801 machine (1974), Berkeley’s RISC-I and RISC-II processors (1980), Stanford’s MIPS processor (1981);  RISC-I e RISC-II (David Patterson – Berkeley);  MIPS (John Hennessy – Stanford);
8. 8. A história do RISC (cont...)  Berkeley e Stanford foram patrocinados pela DARPA;  1986 – anúncio comercial dos processadores RISC desenvolvidos nos 3 projetos;  1987 – SPARC (Sun);
9. 9. Abordagem RISC  Apenas instruções simples;  Menos transistores para obter instrução = mais registros;  Pipelining;  Operações registro-por-registro;
10. 10. Pipelining  Dependências de dados podem ser endereçadas reordenando as instruções quando possível (compilador);  Degradação do desempenho dos ramos pode ser reduzido pela previsão de desvios ou instruções de execução para ambos os ramos até que o ramo correto seja identificado;
11. 11. Por que o RISC é mais rápido?  Mais espaço no Chip = Performance acelerada;  Otimização é mais fácil;  Permite o uso de técnicas restritas a grandes computadores;  Simplifica a tradução de linguagem de alto nível;  A criação do RISC precedeu o design do hardware;
12. 12. Quanto um RISC é mais rápido que um CISC?  Um RISC suporta um Load bem maior do que um CISC;
13. 13. Recursos  Arquitetura carga/armazenamento;  Codificação de tamanho fixo e decodificação de hardware;  Grande conjunto de registradores;
14. 14. Vantagens  Pode executar várias instruções simultâneas;  Instruções mais curtas;  Diminui o efeito de latência entre instruções;  Múltiplos hardwares podem interagir em um ciclo de clock; Clock CycleClock Cycle Main Memory Hardware Hardware RISC instruction RISC instruction RISC instr RISC instruction RISC instruction RISC instruction Pipeline
15. 15. Vantagens (continuação)  Novos processadores podem ser desenvolvidos e testados mais rapidamente sem complicação;  Conjuntos de instruções menores são mais fáceis para compilar;
16. 16. Benefícios  O Processador RISC custa menos para ser desenvolvido – desde um custo significativo do chip até os custos reais de P&D;  Mais fácil de projetar (e menos bugs) significa que o processador terá um tempo melhor no mercado;  Mais tempo no mercado significa que o processador pode usar processos mais recentes;  Processos de fabricação mais recentes;
17. 17. Uso do RISC hoje  X86 é um dos poucos chips que retêm arquitetura CISC;  Grande parte das aplicações desenvolvidas para PC foram escritas para X86 ou compiladas em código de máquina X86;  Arquiteturas RISC e CISC são quase indistinguíveis;  Processadores CISC usam pipelining atualmente;  Tecnologia do transistor.
18. 18. Tecnologias Oracle RISC x CISC  SPARC SuperCluster T4-4: 4 x SPARC T4 Processors (3.0 GHz) – Each processor comes with eight cores and eight threads per core. The SPARC T4 utilizes the latest advanced S3 core design;  Exadata Database Machine X3-8: 8 x Ten-Core Intel® Xeon® E7-8870 Processors (2.40 GHz) – Each processor comes with ten cores and two threads per core.

Quais as características da arquitetura RISC?

O que são arquiteturas RISC?

Quais são características do paradigma RISC de projeto de CPU?

Qual das alternativas melhor resume as características de um processador com arquitetura RISC?